招聘崗位：工程人員

招聘人數：1名

聘用方式

項目聘用a

招聘條件

大學本科(簡稱“大學”)及以上學曆,學士及以上學位

1
、集成電路、計算機科學
、電子工程
、自動化或相關領域的專業
；

2、熟練掌握verilog或vhdl等硬件描述語言，有豐富的數字電路設計經驗，熟悉fpga或asic設計流程
；

3
、有arm或者risc-vsoc開發經驗；

4
、具備pcie或ucie協議設計經驗優先考慮，了解高速接口標準如ddr
、pcie等，並能夠應用到係統設計中；

5
、踏實、勤奮
、有獨立解決問題的能力。

崗位職責

1、推動產品的開發，熟練掌握verilog或vhdl；

2、負責芯片的前端開發工作
；

3
、對接企業需求
，負責校企合作等項目的開展；

4、團隊其他交辦的事務。

崗位待遇

麵議。

其他

請在招聘啟事過期前直接在網上應聘（請確認已點擊廣告右上角“應聘此崗位”按鈕
；請確認個人聯係方式填寫正確並有效；）。請同時將個人簡曆發至以下聯係人郵箱（姓名+應聘的崗位名稱）。

聯係方式

聯係人：劉老師

tel：

；e-mail：

聯係地址：上海市閔行區東川路800號

信息來源於網絡，如有變更請以原發布者為準。

來源鏈接：

https://join.sjtu.edu.cn/admin/qspreview.aspx?qsid=9c7c8d410cfc441e8cc1302b16687643